imec の研究者は、メモリ速度とコスト効率の向上を目的とした開発である、電荷結合素子 (CCD) 技術に基づく NAND-DRAM ハイブリッド メモリ アーキテクチャを発表しました。この革新的な 3D CCD アーキテクチャは、メモリ帯域幅が不十分なために GPU などの処理ユニットがデータ待機中に遅延を経験する AI コンピューティングの「メモリの壁」ボトルネックに対処します。
この設計は、DRAM の速度と書き換え可能性と NAND の密度を融合しており、メモリ セルを垂直に積層する従来のフラット メモリ セル配置とは異なります。このアプローチは 3D NAND アーキテクチャを模倣しており、メモリセルの高密度化によるリークの低減やコスト効率の向上などの潜在的な利点を提供します。
従来デジタル カメラで使用されてきた CCD テクノロジーは、メモリ システムを強化するために採用されています。 imec のプロトタイプはシリコンの代わりにインジウム ガリウム 亜鉛酸化物 (IGZO) を利用しており、データ保持の向上や消費電力の削減などの利点が期待されています。プロトタイプは、現時点では限られた数の積層層を組み込んでいますが、4MHzを超える電荷転送速度を達成しました。
Imec は、3D CCD アーキテクチャは NAND と同様に拡張可能であり、現在市販されているチップは 200 層を超えていると予測しています。このアーキテクチャはブロックレベルのデータアクセス向けに設計されており、バイトアドレス指定可能な DRAM と比較して最新の AI ワークロードのパフォーマンスを最適化します。 「バイトアドレス指定可能な DRAM とは異なり、当社の 3D CCD デバイスは、最新の AI ワークロードにより適したブロックレベルのデータ アクセスを提供するように設計されています。」とストレージ メモリ担当プログラム ディレクターの Maarten Rosmeulen 氏は述べています。
将来の計画では、このアーキテクチャは CXL Type-3 デバイスとして位置づけられ、業界標準に準拠した GPU、CPU、アクセラレータ間の通信が容易になります。熱管理、レイヤーのスケーラビリティ、プロトタイプの実世界の統合など、対処すべき課題がいくつかあります。ただし、このメモリ アーキテクチャが成功すれば、AI インフラストラクチャの DRAM に関連するコストを大幅に削減できる可能性があります。
imec の継続的な研究は、現在の設計を超える新しいカテゴリーのメモリ アーキテクチャの確立につながる可能性があり、メモリ テクノロジの進歩に有望な未来を示しています。
